在半导体封装工艺中，底部填充（Underfill）是保障芯片可靠性的关键防线。通过在芯片与基板之间的微小间隙中填充专用胶体，底部填充能够有效分散热应力、机械应力，保护焊点免受损坏。然而，许多封装厂在量产中都会遇到一个棘手的痛点——填充后出现气泡（Void）或分层（Delamination）。这些缺陷轻则影响散热和电气性能，重则直接导致芯片在后续可靠性测试中失效。

在半导体封装制程中，塑封（Molding）是保护芯片并实现其与外部环境隔离的关键环节。然而，许多封装厂在量产中都会遇到一个棘手的痛点——塑封分层（Delamination）。封装体在后续的回流焊、温度循环或潮湿环境下，芯片表面与塑封料之间出现界面分离，轻则影响散热和电气性能，重则直接导致芯片报废。

当前，先进半导体制造正沿着制程持续微缩和Chiplet高密度封装两大方向推进，芯片结构日益微型化、堆叠化和精密化。
随着器件特征尺寸进入纳米量级，除尘不再是边缘工序，而是影响良率和成本的核心节点。
行业数据表明，半导体制程中，多数短路、漏电、键合脱落、封装分层等不良问题，均与微颗粒残留/污染存在关联。

在半导体封装制程中，引线框架作为芯片与外部电路连接的关键载体，其表面的洁净度直接影响着最终产品的质量与可靠性。QFN、DFN、SOP、MOS等各类引线框架，在经历冲压、电镀、切筋、输送等多道工序后，表面极易吸附金属微屑、铜粉、塑胶微粒及环境浮尘。

在半导体制造迈向更小线宽、更高集成度的今天，芯片表面的洁净度已成为决定产品良率的生命线。据统计，半导体制造环节中约30%的缺陷源自污染问题，清洗工艺贯穿芯片生产的每个关键节点。当工艺节点从微米级向纳米级持续演进，一颗直径仅0.03微米的颗粒就足以破坏线宽0.3微米的特征图形结构。然而，长期占据主流的传统湿法清洗和接触式除尘方式，正暴露出越来越难以逾越的局限性。

晟鼎股份接触角测量仪，匹配界面科研实验需求，表面张力和接触角是控制液滴动力学行为和润湿性的关键参数，在材料科学、生物医学工程及微流体等领域具有重要应用。

大连理工大学研究团队提出了基于Young-Laplace方程的物理信息自编码器（Y-L PIAEs）框架。在该算法的开发与验证过程中，高质量的液滴轮廓图像数据至关重要。